透辑C用于连接不同的LS芯片和电路板，它们还用于对逻电路进行微小的修改和测整，例p增加信号驱动能力(即冲信号)、塑造信号波形、调整信号输出时序以及对系统进行较小的更改。

一、逻辑芯片分类

（1）功能分类

多个制造商都可以增供基本逻辑门作为行业标准IC，它们在功能和引脚上均兼容。 这些IC被称为标准逻辑IC,除了一些小封装之外，不同制造商的标准逻辑IC都采用引脚兼容的封装。具有相同功能编号的标准逻将IC提供系统的功能和引脚分配。

（2）制造工艺分类

标准逻辑IC根据其结构(即使用的制造工艺)分为以下具有不同电气特性的类型。目前最为常用的是就兼具低功耗和低成本特点的CMOS逻辑IC。
TTL (晶体管-晶体管逻辑)

• 最初被广泛用作标准逻辑IC的双极逻辑；
• 相比CMOS逻辑IC，提供更高的电流驱动能力和运行速度，但消耗更多的功率；

CMOS逻辑(CMOS: 互补MOSFET)

• 结合p沟道和n沟道MOSFET，实现比TTL更低的功耗；
• 最初比TTL慢，但由于精细的晶圆制造工艺，现在提供比TTL更高的运行速度；

BiCMOS逻辑(双极CMOS)

• 输入级和逻辑电路采用CMOS工艺以降低功耗，输出级采用双极晶体管以提高电流驱动能力；
• MOS双极组合制造工艺复杂，成本高；

（3）逻辑电平

二、逻辑电平

常用的逻辑电平有TTL和CMOS，是硬件数字电路设计中最常见的两种逻辑电平，LVTTL和LVCMOS是它们的低电平版本，其他的高速电平大多都衍生自 TTL和CMOS。

1. 输入高电平 (Vih): 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
2. 输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
3. 输出高电平 (Voh):保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
4. 输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5. 阀值电平(Vt): 数字电路芯片都存在一个值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阅值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阙值上下，也就是Vil~Vih这个区域，电路的输出会处于不稳定状态。 对于一般的逻辑电平，以上参数的关系如下: Voh > Vih > V  Vi > Vol。
6. loh: 逻辑门输出为高电平时的负载电流 (为拉电流)。
7. lol:逻辑门输出为低电平时的负载电流(为灌电流)。
8. lih: 逻辑门输入为高电平时的电流 (为灌电流)。
9. lil:逻辑门输入为低电平时的电流 (为拉电流)。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE) ，使用时应审查是否接上拉电阻(OC、OD门) 或下拉电阻(OE门)，以及电阻阻值是否合适。对于集电极开路(OC)门，其上拉电阻阻值RL应满足下面条件:

• RL< (VCC-Voh)/(n*loh+m*lih)拉电流尽可能大；
• RL> (VCC-Vol) /(lol+m*lil)灌电流尽可能小；

其中n：线与的开路门数；m:被驱动的输入端数。

两个逻辑器件互连条件

条件一：发送方Voh大于接收方Vih。

条件二：发送方Vol小于接收方Vil。

上表中打钩(√)的表示逻辑电平直接互连没有问题，打星号()的表示要做特别处理。

三、逻辑器件主要事项

1、与或非门和三态输出逻辑器件不能直接线与在一起，电路会发生短路。

当上方推挽的NMOS导通，PMOS截止，连接到电源；下方推挽的NMOS截止，PMOS导通连接到地，如果两路推挽电路输出线与造成短路，烧毁芯片。逻辑芯片正确线与方式：输入与输出都并联。

2、未使用的逻辑器件引脚不能浮空

通常而言，所有未使用的输入端都应连接到Vcc或GND。由于CMOS逻辑具有非常高的输入阻抗，任何开放的输入端都可能由于周围电场的影响而导致错误的输出值。此外，直通电流可能会在Vcc和GND的中点流动，从而导致电流增加，并且在最坏的情况下会导致器件损坏。除非数据手册中另有说明，否则所有不具有总线保持能力的输入端。都要接上下拉。

3、在输入端并联钳位二极管

在输入侧插入二极管以进行ESD防护。如果施加的电压高于Vcc或IC关断时施加电压，则输入端和电源之间的二极管可能会导通。在本例中，IC可能会被产生的大电流破坏。通过使用具有输入容限功能的IC，即输入端和电源之间无二极管的IC，可以防止器件损坏。

4、局部掉电功能设计时，注意不同模块之间漏电流

两模块之间存在连接，当VCC1模块断电，VCC2模块工作，VCC2的电流可能会跑到VCC1模块，VCC2的电流通过VCC1模块的二极管进入VCC1电源，从而造成VCC1电源被污染，造成部分功能出错。

为降低功耗，具有两个电压范围(V和V2)的系统可以提供局部掉电模式，在该模式下，其中由Vcc1运行的子系统将被关团。假设在电压范围Vcc1使用74VHC系列。74VHC系列在输出端和电源之间有一个非预期的生二极管，因此，当Vcc2>Vcc1，该生二极管导通，在这种情况下，可能被产生的大电流破坏。使用既没有输入也没有输出生二极管的IC（如74VHCT74LCX74VCX系列）可以防止件损坏，这些系列报供掉电保护。

5、开关噪声：信号反射\振铃现象,过冲，下冲，回沟现象

降低开关噪声的对策:

(1)分别增加和减小Vcc和GND钱的宽度和长度，以减小它们的电感
(2)将旁路电容器放置在CMOS逻辑IC的Vcc和GND引脚之间并尽可能使其靠近(参见下图)。

(3)在门输出端添加一个阻尼电阻器.
(4)未使用的门输入端应连接到Vc或GND。

6、注意IC芯片输入最小驱动电流

总线保持电路具有以下两个电气特性:

• 1)输出:总线保持电流指可供给器件或总线的最小电流;
• 2) 输入:改变总线保持电路中保持的状态所需的最小过驱动电流。

• 

  3.6V拉电流与灌电流都需要500uA才能完成芯片逻辑电平翻转。