逻辑器件介绍

   逻辑器件概述

   在硬件电路设计中，与非门，逻辑驱动器，电平转换器，模拟开关等逻辑器件的使用是不可或缺的，我们应该熟悉其相关功能以及应用场景。

   逻辑IC用于连接不同的芯片和电路板（当两个芯片之间的逻辑电平不同或者两芯片之间的物理距离比较远的时候，此时需要一个逻辑器件，即信号缓冲器），用于对逻辑电路进行微小的调整，例如讲增加信号驱动能力（即缓冲信号），塑造信号波形，调整信号的输出时序等。

   上图中展现的逻辑IC的功能包括逻辑转换，波形整形，增强驱动能力，模拟开关（两个接口不同时进行使用），电平转换等功能。

典型逻辑器件的功能

    逻辑门，缓冲器，锁存器，计数器，模拟开关等一些逻辑器件的符号表示

      一些半导体制造商例如TI可以提供基本逻辑门作为行业标准IC，它们在功能和引脚上都是兼容的，这些IC被称为标准逻辑IC，除了一些小封装之外，不同制造商的标准逻辑IC都采用引脚兼容的封装。例如74系列就是一个标准，不同半导体厂商的逻辑器件具有相同的尾缀一般来讲是可以进行兼容的，不同的数字代表不同的功能。

74系列不同的编号对应不同芯片的功能。

逻辑器件的类型

   标准逻辑IC根据制造工艺的不同具有不同电气特性的类型，现在较为常用的是兼具低功耗和低成本特点的CMOS逻辑IC

TTL（晶体管-晶体管逻辑）

   最初广泛用作标准逻辑IC的双极逻辑；相比CMOS逻辑IC，具有更高的电流驱动能力和运行速度，但消耗更多的功率；

CMOS逻辑（互补MOSFET）

   结合使用P沟道和N沟道MOSFET，实现比TTL更低的功耗；最初比TTL慢，由于制造工艺的发展，现在提供比TTL更高的运行速度。

BICMOS逻辑（双极CMOS）

   结合上述两者的优点，输入极和逻辑电路采用CMOS工艺降低功耗，输出极采用双极晶体管提高电流驱动能力，但是制造工艺复杂，成本比较高。

CMOS与BICMOS逻辑器件的对比

    BICMOS逻辑器件有比较大的驱动电流，驱动能力比较强。CMOS不支持带点插拔，BICMOS逻辑器件支持带电插拔，除此之外，两者差别不是很大，但是BICMOS逻辑器件的成本要更高一些，所以CMOS逻辑器件比较常用。

常用的逻辑电平

   常见的逻辑电平有TTL、CMOS、LVTTL、LVCOMS、CML、ECL、PECL，LVPECL、LVDS ，RS232电平、 RS422电平，RS485电平等。

   TTL和CMOS的逻辑电平按典型电压可分为：5V系列、3.3V系列，2.5V系列和1.8V系列。其中5V TTL和5VCMOS逻辑电平是通用的逻辑电平。 3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 低电压的逻辑电平还有2.5V和1.8V两种。

下图是TI官方提供的逻辑电平指导

   常用的逻辑电平有TTL和CMOS ，是最常见的两种逻辑电平，LVTTL 和LVCMOS是它们的低电平版本，其他的高速电平大多都衍生自 TTL和CMOS。

VOH（输出高电平）：是使逻辑门输出为高电平的输出最小值，逻辑门的输出高电平的电平值都必须大于VOH；

VIH（输入高电平）：是逻辑门输入为高电平时所允许的最小输入高电平，输入电平高于VIH，则认为输入电平为高电平；

VIL(输入低电平)：是逻辑门输入为低电平的最大输入低电平，当输入低于VIL，则认为输入电平是低电平；

VOL（输出低电平）：是逻辑门输出为低电平时所允许的输出电平最大值，逻辑门输出为低电平时侯必须小于VOL；

VT（阀值电平）： 是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，通常讲是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平大于VIH，输入低电平小于VIL，如果输入电平在阈值上下，即是VIL-VIH区间，这样电路会处于不稳定的状态。

门电路

   门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路 （OD）、发射极开路（OE），使用时应该注意是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值选取是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：

（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih） 拉电流尽可能大

（2）： RL > （VCC－Vol） /（Iol＋m*Iil） 灌电流尽可能小

其中n： 线与的开路门数；m：被驱动的输入端数。

Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。

Iol：逻辑门输出为低电平时的负载电流（为灌电流）。

Iih：逻辑门输入为高电平时的电流（为灌电流）。

Iil：逻辑门输入为低电平时的电流（为拉电流）。

拉电流与灌电流

 开漏输出的门电路

   拉电流尽可能大，增加对负载的驱动能力；灌电流尽可能地小，灌电流尽可能的小，即是ID尽可能小，漏源之间的电压就会小，不会抬升输出低电平的电压过高，避免逻辑混乱的发生。

   当使用推挽输出的时候，拉电流尽可能大，增加驱动能力，但是也不能过大，因为在PMOS上有压差产生，电流过大就会产生比较大的漏源电压，造成输出电压过低，而且还有可能损坏器件.

两个逻辑芯片之间能进行通信需要满足以下条件：

发送方的VOH大于接收方的VIH；发送方的VOL小于接收方的VIL；

   图中是数据手册提供那些不同逻辑电平可以连接。

   器件手册提供的灌电流与拉电流的测试数据

对芯片来说负电流表示流出IC的电流，正电流是流入IC的

OC （OD）门

   如图，A点的高电平输入由外部上拉电阻RC提供，RC取值满足负载处A的输入高电平大于VIH，即VCC-I*RC>VIH,OC OD门需要加上拉电阻，上拉电阻的选择要合适。

   OC门的上升沿比较慢才能达到高电平，是因为需要经过无源器件电阻RC给右边的IC中的寄生电容进行充电，才能上升至高电平。低电平的时候由有源器件三极管进行控制截断电流非常快，所以下降沿比较陡峭，上升沿比较缓慢，通过对上拉电阻的选取可以控制上升速度，但是也要衡量功耗的影响。

   特点：输入输出电平可以不一致，输入VCC决定，输出上拉电阻去进行平衡，所以OC门可以进行电平转换

I2C中采用OD门没有采用push-pull的原因：

      在I2C中较多的设备线与连接而成，如果采用push-pull，可能会出现一个设备输出高，另外设备输出低，即是左边设备的PMOS打开而右边设备的NMOS也打开，这样就在VCC和GND之间形成短路，此时的大电流会损坏设备，这种现象被称为bus contention。

I2C上拉一般会选择2.2k，这样兼顾速度与功耗。I2C连接多个设备，是线与逻辑。

总结开漏输出的特性；

   利用外部电路的驱动能力，减少IC内部的功耗，可以驱动比芯片电源电压高的负载；

   可以将多个开漏输出的引脚进行连接，形成“与逻辑”（I2C中应用到该特点）；

   接容性负载的时，下降沿是芯片内的晶体管，是有源驱动，速度比较快；上升沿是无源的外接电阻，速度比较慢。如果要求速度高电阻的阻值选择应该要小，功耗会大，所以电阻的选择要考虑功耗和速度。

   可以利用改变上拉电源的电压，改变传输电平，这样可以进行任意电平的转换；

   逻辑IC中寄生电容的来源：板子面积的影响；总线上设备的数量；走线等，芯片的输入电容相加，再加上走线带来的杂散电容。