tips：TI设计方案参考分析：TI Designs：TIDA-00287

1.概述

USB 3.0是一种USB规范，该规范由英特尔等公司发起。现已被USB IF更新至USB 3.2 gen 1。
USB 2.0已经得到了PC厂商普遍认可，接口更成为了硬件厂商的必备接口。
USB2.0的最大传输带宽为480Mbps（即60MB/s），而USB3.0的最大传输带宽高达5.0Gbps（500MB/s）。

拓扑结构：

2.电路描述

USB 3.0集线器设计是一个双端口USB 3.0兼容的集线器。它在上游端口上同时提供超高速和高速/全速连接，并在下游端口上提供超高速、高速、全速或低速连接。集线器设计为每个下游端口提供电源控制和过电流保护。

Super speed mode超高速模式：理论高达5Gbps，USB3.0;
High speed mode高速模式：理论高达480Mbps，USB2.0;
Full speed mode全速模式：理论速度12Mbps，USB1.1；
Low speed mode低速模式：理论速度1.5Mbps，USB1.0.

3.理论分析

图1中的设计框图显示了一个USB 3.0集线器，带有一个A型插头上游端口和两个USB3.0A型下游端口。显示了电源设计以及上下游两侧的ESD保护元件。下游端口限流装置由两个TPS2553（可调限流配电开关）设备提供。

（1）TUSB8020B

TUSB8020B是一个兼容USB3.0的集线器设备。它在上游端口上提供超高速和高速/全速连接。它还支持在下游端口上的超高速、高速/全速或低速连接。当上游端口连接到仅支持高速或全速/低速连接的环境时，下游端口将禁用“超速”。当上游端口连接到只支持全速/低速连接的环境时，在下游端口上都禁用了超高速和高速连接。

USB8020B 支持每端口或者成组电源开关和过流保护。

按照 USB 主机的要求，一个端口电源单独控制集线器开关为每个下行端口加电或者断电。同样，当一个端口电源单独控制集线器感测到一个过流事件时，仅关闭受影响的下行端口的电源。当需要为任一端口供电时，一个成组集线器开关打开到其所有下行端口的电源。只有当所有端口处于电源可被移除的状态时，到下行端口的电源才可被关闭。同样，
当一个成组集线器感测到一个过流事件时，将关闭所有下行端口的电源。

USB 3.0集线器配置了解除复位的说明。默认值见表1。

（2）系统电源

主板上的主电源为5V，由上游的USB端口提供。如图所示显示了板电源系统的配置。来自上游USB端口的5V通过一个TLV70033 LDO调节器被调节到3.3 V。一个LM3674开关调节器用于为TUSB8020B提供核心电压的1.1V电源。5V电源也被传递给TPS2553当前限制开关。

（3）下游USB电源传输

下游端口的USB电源由两个TPS2553（可调限流配电开关）提供。这些开关是由USB集线器芯片控制的，并对输出有可调的电流限制。该设计设置的电流限制为901.5 mA（典型）。

4.器件选择

所有的器件选择都是为了在大量购买时提供一个低成本的解决方案，同时最大限度地减少元器件数量和保持性能，以满足设计标准。

（1）集线器的选择
TUSB8020B被选为一个低成本的2端口USB 3.0集线器。它同时支持USB 3.0和USB 2.0的上游和下游端口。电池充电可以支持作为每个端口或联合电源切换。OTP ROM用于自定义第三方VID/PID和设备配置。这个集线器不需要任何特殊的驱动程序。

（2）下游端口电源开关
本设计采用了两个TPS2553限流配电开关。这些部件具有可由外部电阻器设置的可调电流限制。这两个端口都被设计用来提供~900 mA。需要注意的是，一些USB 3.0端口可以提供远远超过至少900ma的最低电流。如果集线器插入的上游USB 3.0端口可以提供超过1.8 A，则两个下游端口都将支持整个900 mA的电流。

（3）ESD保护器件
所有USB端口的ESD保护均由TPD6E05U06设备提供。本部分在数据速度高达6GBps、低电容为0.5 pF的情况下，为3个差分对提供ESD保护。每个USB端口都使用其中一个部件来保护该端口。允许直接通过路由，并放置在尽可能接近USB连接器。

（4）2端口电源
主板的主电源为+5 V，仅从上游USB端口提供。集线器的电压由两个不同的调节器产生。U21（TLV70033）将BOARD_5V调节到3.3V（见图）。TLV70033是一种能够提供200 mA的LDO。U22（LM3674）产生用于TUSB8020B核心电压的1.1V电源轨道。如图所示显示了集线器的电源电路的原理图。该电路使用TI的Webench设计工具设计，并选择了小的PCB占用和低组件成本。

5.PCB参考设计

选择PCB叠层设计，以适应USB 3.0信号的90-Ω阻抗。该布局使用了4.4mil的走线宽度和差分对间距为5mil。所有USB 3.0走线都分布在TOP层，并参考一个位于第2层的地平面。第3层是电源层，包括5v和1.1v电源。底部的第4层是3.3V电源以及所有其他信号路径。为了简化装配过程，所有组件都放置在板的顶部。
如图所示PCB布局布线参考：

（1）布局指导
所有USB 3.0和USB 2.0线路必须做阻抗设计，高速差分对。在高速线路线路中尽量减小使用孔和90度角。确保高速线参考一个固体地平面，并且该平面没有切割和分裂，以防止阻抗不连续。ESD连接点需要与高速信号轨迹对准，以减少由路由不连续性引起的反射。

（2）PCB层叠设计

6.关键参数选型

本节讨论为此项目评估的不同设计选项，为设计者提供修改设计的灵活性。

（1）ESD保护
我们选择TPD6E05U06部分为该设计提供ESD保护。它的选择也是因为它的小尺寸，能够提供多达3个差分对的保护，和低电容。另一种选择为每个USB连接器（TPD2EUSB30）进行每对差分对的保护。这使得电路板的布局布线更加灵活。

（2）TUSB8020B 选项
TUSB8020B有一个可选的I2C EEPROM或SMBUS主机的接口。这可用于存储供应商信息和其他启动参数。像AT24C04这样的I2C EEPROM或SMBUS主机可以为此目的连接到串行接口，但这不是一个设计要求。在这个设计中，使用了一个24Mhz的基频晶体来产生时钟（CTS频率控制#445C25D24M00000）。可选地使用24Mhz振荡器并连接到XI引脚（引脚38）。表列出了设置在Grst#引脚（引脚11)上升沿的TUSB8020B的选项。

（3）供电传输选项
TI有许多选项可以为下游USB端口提供电源。在参考设计中，TPS2553用于减少组件数量。该部分具有由外部电阻器控制的可调电流限制。R28用于设置下游端口1的当前限制，R25用于设置端口2。计算设置电流的公式如下：

（4）供电选项
TUSB8020B的核心逻辑需要1.1 V，I/O逻辑需要3.3 V。目前的需求可以在数据表（SLLSEF6）中看到，而TI有许多电源解决方案。由于3.3 V具有低功耗要求，因此使用低成本、低外围器件数的LDO将BOARD_5V降至3.3 V。1.1V电源导轨由LM3674降压开关调节器产生。

7.详细原理图方案