晶振电路的电容匹配

author:onceday date:2022年5月9日

modified date:2022年12月21日,感谢评论老哥的提醒,最后负载电容计算公式化简错误。

对于常见的MCU,其晶振电路的形式基本如下:

在这里插入图片描述

图1.1 典型的晶振电路图

其中需要计算的是CL1和CL2这两个参数,它们的大小通常取为相似的。

下面是一个立创商城典型的晶振,与CL1和CL2有关的是便是负载电容12pF了。

在这里插入图片描述

一般而言,RF电阻,单片机内部都已经配好了,它有两个主要的作用:

  • 移相,与内部的运算放大器共同移位360度,使得信号正常。
  • 限流,避免晶振过驱动。

更复杂的电路还有并联电阻,可参考以下文章了解: 晶振旁的电阻(并联与串联)和电容的作用

那么问题一般就是对 C L 1 C_{L1} CL1和CL2的计算了。

它们的作用主要把管脚两端的电容调整到负载电容大小,从而使得振荡器的工作频率调节到标称值。

一般计算公式如下:
C L = C S + C I ∗ C O C I + C O C_L=C_S+\frac{C_I*C_O}{C_I+C_O} CL=CS+CI+COCICO

  • C I C_I CI表示晶体振荡电路输入管脚到地的总电容,包括PCB走线电容 C P C B C_{PCB} CPCB、芯片管脚寄生电容 C P I N C_{PIN} CPIN、外加匹配电容 C L 1 C_{L1} CL1,即 C I = C P C B + C P I N + C L 1 C_I=C_{PCB}+C_{PIN}+C_{L1} CI=CPCB+CPIN+CL1
  • C O C_O CO表示晶体振荡电路输入管脚到地的总电容,包括PCB走线电容 C P C B C_{PCB} CPCB、芯片管脚寄生电容 C P O U T C_{POUT} CPOUT、外加匹配电容 C L 2 C_{L2} CL2,即 C O = C P C B + C P O U T + C L 2 C_O=C_{PCB}+C_{POUT}+C_{L2} CO=CPCB+CPOUT+CL2
  • C S C_S CS为晶体两个管脚间的寄生电容,一般为1pF。
  • C L C_L CL就是晶振的负载电容,如上面提到的12pF。

一般而言, C P C B + C I O C_{PCB}+C_{IO} CPCB+CIO为10pF左右,各占一半,通常估计都可以拿这个来算。如果要精确计算,最好要根据所使用的CPU或芯片的电气特性来计算。

实际使用中, C L 1 C_{L1} CL1 C L 2 C_{L2} CL2通常取一样的值 C L 12 C_{L12} CL12。此时可简化计算。

代入上面的常用数据,可得:
C L = 1 p F + ( 10 p F + C L 12 ) × ( 10 p F + C L 12 ) 2 × ( 10 p F + C L 12 ) 2 C L = 2 p F + 10 p F + C L 12 C L 12 = 2 C L − 12 p F C_L=1pF+\frac{(10pF+C_{L12})\times(10pF+C_{L12})}{2\times(10pF+C_{L12})}\\ 2C_L=2pF + 10pF+C_{L12}\\ C_{L12}=2C_L-12pF CL=1pF+2×(10pF+CL12)(10pF+CL12)×(10pF+CL12)2CL=2pF+10pF+CL12CL12=2CL12pF
对于常见的晶振电容负载值有:

C L C_L CL C L 12 C_{L12} CL12
20pF26~30pF
16pF18~22pF
12PF10~14pF

注意:这几个值计算出来只是供参考,可以看到,实际使用的电容值,并不需要这么准确,而且需要根据实际测试的情况决定,但它们可用于快速确定负载电容的范围。现在一般根据芯片手册选取 C L 1 C_{L1} CL1 C L 2 C_{L2} CL2的值即可

注:本内容收集整理于互联网,仅供学习交流之用!

Logo

开放原子开发者工作坊旨在鼓励更多人参与开源活动,与志同道合的开发者们相互交流开发经验、分享开发心得、获取前沿技术趋势。工作坊有多种形式的开发者活动,如meetup、训练营等,主打技术交流,干货满满,真诚地邀请各位开发者共同参与!

更多推荐