快速了解触发器

触发器是制造存储器件和数字逻辑电路的最重要主题之一。 在本文中，我将讨论触发器的基础知识、带有逻辑图和真值表的触发器类型、触发器的工作原理及其应用。

1、触发器概述

触发器是数字电路的基本构建块，在存储和传输二进制信息中发挥着关键作用。 它以两种稳定状态运行，通常称为“设置”和“重置”，这决定了其输出。 触发器在时序逻辑电路、存储元件和计数器中发挥着至关重要的作用，可实现数字数据的存储和操作。

另一种数字存储器件是锁存电路，但它们有一些区别。 在详细了解触发器之前，让我们先澄清一下触发器和锁存电路之间的区别。

2、触发器和锁存电路之间的区别

触发器和锁存器电路都是数字电子产品中的关键组件，但它们的主要区别在于时钟机制。 触发器是边沿触发的，响应时钟信号的特定转变，这使得它们适合时序电路。 另一方面，锁存电路对电平敏感，对输入信号的连续变化做出反应，使它们更适合数据存储和临时信号保持等更简单的任务。

锁存器电路如下：

触发器电路如下：

3、触发器的类型

触发器有SR触发器、D 触发器、JK触发器、T触发器，下面将分别详细介绍：

3.1 SR触发器

SR 触发器，也称为置位-复位触发器，是数字电子和时序逻辑电路中使用的基本数字电路元件。 SR 触发器有两个输入：置位 (S) 输入和复位 ® 输入，以及两个互补输出：Q 输出和 Q̅（Q-bar）输出。 操作 SR 触发器必须需要时钟信号 (CLK)。 SR触发器可以由AND和NOR或仅由NAND门构成。 我们用“与”门和“或非”门来实现。电路如下：

SR触发器工作原理

SR 触发器有四种可能的完整操作情况，如下表所示：

Case	S	R	Gate 01	Gate 02	Gate 03 / Q	Gate 04 / Q’
01	0	0	0	0	Q [No change]	Q’ [No change]
02	0	1	1	0	0	1
03	1	0	0	1	1	0
04	1	1	1	1	0 or 1 [INVALID]	0 or 1 [INVALID]

注：从上表中我们可以看出，当 S 和 R 均为低电平时，SR 触发器的输出保持之前的输出。 如果S设置为高电平，则Q将为高电平，这意味着置位；如果R设置为高电平，则Q将为低电平，这意味着复位。 SR触发器最重要的缺点是当S和R都为高时，输出将为1或0，这是不可能的，称为无效输出。

SR 触发器真值表

S	R	Q(t)	Q̅(t)
0	0	Q(t) [No change]	Q̅(t) [No change
0	1	0 [RESET]	1
1	0	1 [SET]	0
1	1	?? [INVALID]	?? [INVALID]

SR 触发器特性表

从SR触发器的特性表中，我们可以找到有关SR触发器行为的更多细节。 从真值表中，我们只能知道当前阶段的输出，但从特征表中，我们可以知道当前阶段和下一阶段的输出。

SR 触发器 K-map

利用K-Map可以得到SR触发器的特征方程。

SR触发器的特性方程

$Q(t+1)=S+R’Q(t)$

SR触发器的应用

锁存电路：SR触发器可以用作基本锁存电路来存储单个位信息。 例如，它可用于在控制系统中实现临时存储，其中需要记住开关或传感器的状态直到下一个处理步骤。

控制系统：在简单的控制系统或数字控制电路中，SR触发器可用于存储确定系统状态的控制信号。

分频：在某些计数器电路或分频器应用中，SR 触发器可用于将输入频率除以 2。它有助于生成输入信号频率一半的方波输出。

临时存储：SR触发器可用于需要临时存储的场景，并且“禁止”状态（S和R输入都设置）偶尔产生的模糊性是可以管理或不相关的。

按钮去抖动：SR触发器可以 用于消除来自机械开关或按钮的噪声或不稳定信号。

然而，基本 SR 触发器存在一个潜在问题：当 S 和 R 输入同时激活时（S = 1，R = 1），它可能会进入未定义状态，并且不确定 Q 输出是否会被激活。 0 或 1。为了避免这个问题，通常使用时钟触发器，如 D 触发器或 JK 触发器，因为它们具有更可预测的行为并且适合同步系统。

3.2 D触发器

为了消除SR触发器无效的问题，可以使用D触发器。 D 触发器也称为数据或延迟触发器，是数字电子和时序逻辑电路中的基本构建模块。 它的设计是在S和R之间放置一个非门，并且仅使用D来操作D触发器。 D触发器只有两级：SET和RESET。 这两个阶段由数据线D（或输入）控制。D触发器的电路如下：

D触发器工作原理

D触发器有两种可能的情况。 我们假设时钟信号始终为高电平。

Case	D	CLK	Gate 01	Gate 02	Gate 03 / Q	Gate 04 / Q’
	0	1	1	0	0 [RESET]	1
	1	1	1	0	1 [SET]	0

注：D触发器只有SET和RESET模式。 在设置模式下，D 将为高电平，在复位模式下，D 将为低电平。

D 触发器真值表

CLK	D	Q(t+1)
1	0	0 [RESET]
1	1	1 [SET]

D 触发器特性表

从真值表中，我们只能知道当前阶段的输出，但从特征表中，我们可以知道当前阶段和下一阶段的输出。

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

D 触发器 K-Map

利用K-Map可以得到D触发器的特征方程。

D触发器的特性方程

$Q(t+1)=D$

D触发器的应用

寄存器和存储元件：D 触发器用于在数字系统中构建寄存器和存储元件。 这些寄存器临时存储数据，对于微处理器和微控制器内的数据缓冲、数据传输和临时存储等任务至关重要。

时钟分频和分频：D 触发器用于时钟分频器和频率计数器。 通过使用时钟信号重复切换触发器并测量输出频率，它们可用于将输入时钟频率除以特定因子。

同步数据传输：D 触发器在数字系统内同步数据传输方面发挥着重要作用。

边沿检测：D 触发器可用于检测数字信号中的边沿。 通过将触发器的当前状态与其先前状态进行比较，可以识别输入信号中的上升沿或下降沿，这对于信号调节或基于信号转换的触发事件等任务非常有用。

数字计数器：D触发器用于构建数字计数器，例如二进制计数器或向上/向下计数器。

移位寄存器：移位寄存器中使用D触发器，移位寄存器是能够存储和移位数据的时序逻辑电路。 移位寄存器可用于数据串行化、并串转换和串并转换等任务。

状态机：D 触发器是构建有限状态机不可或缺的一部分，有限状态机用于设计时序逻辑系统。 状态机有着广泛的应用，包括数字控制系统、协议处理和自动化。

3.3 JK触发器

JK 触发器旨在通过寻址其未定义状态来增强 SR 触发器的功能。 在 SR 触发器中，当置位 (S) 和复位 ® 输入均有效（均为 1）时，由于其 NAND 门的交叉耦合特性，它可能会进入不确定状态。

为了解决这个问题，JK触发器引入了反馈的概念。 该反馈通过为触发器提供一种以受控方式从一个状态转换到另一个状态的方式来帮助消除未定义的状态。

在电路实现方面，虽然可以仅使用 NAND 门创建 JK 触发器，但让我们考虑一下同时使用 AND 和 NOR 门的电路，类似于我们讨论 SR 触发器的方式。

JK触发器电路图

JK触发器工作原理

JK 触发器有四种可能的完整操作情况。 我们假设时钟信号始终为高电平。

Case	J	K	Gate 01	Gate 02	Gate 03 / Q	Gate 04 / Q’
01	0	0	0	0	Q [No change]	Q’ [No change]
02	0	1	1	0	0 [RESET]	1
03	1	0	0	1	1 [SET]	0
04	1	1	1	1	Q’ [TOGGLE]	0

注意：从该表中，我们可以看到，如果 J 和 K 为低电平，则 JK 触发器保持前一阶段。 JK 触发器可以通过将 K 设为高电平来复位，并通过将 J 设为高电平来设置。 当 J 和 K 都为高电平时，JK 触发器会切换输出，这意味着从高电平到低电平或从低电平到高电平。

JK触发器真值表

J	K	Q(t)	Q’(t)
0	0	Q(t) [No change]	Q’(t) [No change]
0	1	0 [RESET]	1
1	0	1 [SET]	0
1		Q’ [TOGGLE]	0

JK触发器特性表

从JK触发器的特性表中，我们可以找到有关JK触发器行为的更多细节。 从真值表中，我们只能知道当前阶段的输出，但从特征表中，我们可以知道当前阶段和下一阶段的输出。

J-K 触发器 K-Map 图

JK触发器的特性方程

$Q(t+1)=JQ’(t)+K’Q(t)$

JK触发器的应用

计数器：JK触发器常用于设计各种类型的计数器，包括二进制计数器、十进制计数器和向上/向下计数器。 它们可以对二进制值进行顺序计数，是数字时钟、定时器和分频器中的关键组件。

移位寄存器：JK触发器用于构造移位寄存器，用于串行数据存储和传输。 移位寄存器可应用于数据串行化、并串转换和串并转换等任务。

存储元件：JK 触发器可用于在数字电路中创建存储元件。 它们构成了寄存器和存储单元的基础，用于在微处理器和数字系统中存储和操作数据。

脉冲发生器和定时器：JK 触发器可用于设计电子电路中的脉冲发生器和定时器。 它们用于波形生成、各种过程的定时信号以及创建可调节延迟等应用。

控制逻辑：在数字系统中，JK触发器用于各种控制逻辑电路，例如触发电路、分频器和微处理器中的条件执行。

3.4 SR触发器和JK触发器的区别

设置和复位期间的行为：

• JK 触发器：JK 触发器在置位和复位操作期间具有更受控制的行为。 它可以根据其输入进行设置或重置，但当两个输入都处于活动状态时，它还具有切换（或翻转）功能。
• SR 触发器：SR 触发器可以被置位、复位或保持其状态。 然而，当两个输入均处于活动状态时（S=1，R=1），由于其交叉耦合性质，它可能会进入未定义状态。

未定义状态的反馈和消除：

• JK 触发器：JK 触发器引入了反馈概念，消除了 SR 触发器中存在的未定义状态问题。 该反馈确保触发器能够以受控方式在状态之间转换。

• SR 触发器：SR 触发器缺乏这种反馈，因此当两个输入都为高电平时可能会出现未定义的状态，从而使其可靠性不如 JK 触发器。

切换能力：

• JK 触发器：JK 触发器具有独特的功能，当两个输入均有效时，它可以切换其状态，从而有效地更改其当前状态。
• SR 触发器：SR 触发器本质上不具有切换功能，并且其在两个输入均有效时的行为未明确定义。

3.5 T触发器

T触发器也称为“切换”触发器，与JK触发器类似。 在T触发器中，J和K都在一起，并且需要时钟信号。 它只有一个输入 T。

T触发器工作原理

T触发器有两种可能的情况。 我们假设时钟信号始终为高电平。

Case	T	CLK	Gate 01	Gate 02	Gate 03 / Q	Gate 04 / Q’
01	0	1	0	0	Q [No change]	Q’
02	1	1	Q	Q’	Q’ [toggle]	0

注：如果 T 设置为高电平，则 T 触发器会切换之前的输出，即从低电平变为高电平或从高电平变为低电平。

T 触发器真值表

CLK	T	Q(t+1)
1	0	Q [No change]
1	1	Q’ [Toggle]

T触发器特性表

从真值表中，我们只能知道当前阶段的输出，但从特征表中，我们可以知道当前阶段和下一阶段的输出。

T	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

T 触发器 K-Map 图

利用K-Map可以得到T触发器的特征方程。

T触发器的特性方程

$Q(t+1)=T\prime Q(t)+TQ(t)\prime$

或者,

$Q(t+1)=T\oplus Q(t)$

T触发器的应用

分频：T 触发器的主要应用之一是分频电路。 通过将 T 触发器的输出连接到其自己的输入（反馈），您可以创建一个称为“除以 2”计数器的电路。 该电路有效地将触发器输出端的输入频率减半。 级联多个T触发器可以产生更高的分频比，形成二进制计数器。

脉冲发生器：T触发器可用作脉冲发生器。 通过将重复信号输入 T 输入，您可以创建方波输出，其频率是输入频率的一小部分。 这对于为各种应用生成定时脉冲非常有用。

振荡器：T 触发器用于振荡器电路，特别是在非稳态多谐振荡器配置中。 当与电阻和电容结合时，T触发器可以产生方波或脉冲波振荡。 这些振荡器可应用于时钟信号生成、信号测试和波形生成。

数字计数器：T 触发器可以与其他触发器结合使用来创建二进制计数器。 这些计数器用于执行事件计数、测量时间间隔和控制顺序过程等任务。

切换电路：T 触发器的切换行为在设计切换电路时非常有用，每次激活 T 输入时输出状态都会发生变化。 这可用于各种控制和排序应用。