基于STM32 FOC下桥三电阻采样方式的电机相电流重构方法
如何提高三电阻采样的调制率
文章目录
在三相电机FOC控制算法里,电机三相电流重构对电流环的稳定性和电机运行效率都非常关键。在采用下桥三电阻采样方案时,如果没有有效方法重构三相电流,电机在高调制率下将无法稳定运行。传统的方法是限制调制率,从而保证电机不会运行在高调制率下,这个方法牺牲了母线电压的利用率,从而导致电机无法高速运行或者高速运行效率降低。
本文重点介绍针对采用下桥三电阻采样方式的一种相电流重构算法,通过本文介绍的电流重构算法,可以使电机运行在更高的调制率下,可以充分利用母线电机,从而让电机运行在高速区间并提高电机高速运行效率。
本文是基于STM32平台,且分析基于以下场景:
- PWM输出高有效,且上桥壁在计数值大于比较值时输出高电平,则下桥壁在比较值大于计数值输出高电平;
- 相电流的采样由PWM4触发;
- 使能PWM定时器4个通道的预装功能,在发生更新事件时开始作用;
- 更新事件发生在PWM计数的上溢处;
1、本文中的PWM生成模式
如下:
2、 注意事项
- 必须读取两相的定子电流,由SVPWM的当前扇区决定读取哪两相电流,即读取下桥壁占空比较大的两相电流;
- 只有在下桥壁打开时,才能读取该相电流;
- 每次桥壁开关状态有变化时,会在shunt电阻上的电压产生一个电子干扰,假设该干扰的时间长度为TN;
- 当下桥壁打开后,需要等待一段时间来使shunt电阻上的电压达到稳定值,假设该干扰的时间长度为TR;
- 在TN 及 TR期间不能读相电流;
- 由于STM32 ADC/TIM1的高性能,我们可以在PWM周期的任何时刻采样,但是我们希望在不同扇区,采样点无太大变化;
3、与SVPWM相关的问题
下图为三相下桥壁的占空比
- 对于每个SVPWM扇区,总有两相桥壁的占空比变化很小而另一相变化很大;
- 在下述的介绍中,我们假设C相下桥的占空比最大,A相下桥的占空比最小,而B相下桥壁的占空比变化最大,如下图中圈出的部分:
4、采样点的选择
4.1、在低调制系数时(1)
这里DT为死区时间,上下桥壁都有插入这个时间,TN为开关噪声时间,Ts为采样点,
Δ
D
u
t
y
\Delta Duty
ΔDuty就是通道A的比较值CC1,采样点处是采样BC相的电流。
4.2、在高调制系数时(2)
4.3、在高调制系数时(3)
4.4、在高调制系数时(4)
5、最大调制系数和最大占空比的确定
如果在同一个硬件上TN、TR、DT 已确定,Ts,PWM频率也确定了,那么怎么计算出最大调制系数和最大占空比呢。这里我们通过simulink仿真得到。举个例子,假设TN = TR = 3.5us,DT= 0.6us,
Ts = 0.2us;fpwm = 15.625K,那么通过仿真得到 最大调制系数为93%,最大占空比为96.5%。
仿真模型见下载链接。
6、参考文献
1、基于 C2000 InstaSPIN FOC 下桥三电阻采样方式的电机电流重构方法【TI】
2、基于STM32的PMSM FOC软件库培训 【ST】
3、知乎 —— 如何提高三电阻采样最大占空比
仿真模型和参考文献的下载链接:根据控制板硬件参数和载波频率,仿真计算最大调制率和最大占空比
开放原子开发者工作坊旨在鼓励更多人参与开源活动,与志同道合的开发者们相互交流开发经验、分享开发心得、获取前沿技术趋势。工作坊有多种形式的开发者活动,如meetup、训练营等,主打技术交流,干货满满,真诚地邀请各位开发者共同参与!
更多推荐
所有评论(0)