cadence allegro电源层平面分割
前言 allegro的电源层平面分割与AD的原理相同,只不过是关于敷铜和分割线的操作有自己的一套方法。 AD的相关文章可以参考之前的这篇:四层PCB核心板制作8——内电层电源平面分割。绘制anti etch allegro和AD不一样,AD是先铺铜,再分割;而allegro是先分割,再敷铜。并且分割线被称为anti etch。 首先在options里面选择anti etch,然后...
前言
allegro的电源层平面分割与AD的原理相同,只不过是关于敷铜和分割线的操作有自己的一套方法。
AD的相关文章可以参考之前的这篇:四层PCB核心板制作8——内电层电源平面分割。
绘制anti etch
allegro和AD不一样,AD是先铺铜,再分割;而allegro是先分割,再敷铜。并且分割线被称为anti etch。
首先在options里面选择anti etch,然后要在第二层里面分割地,因此将下面的层专门设置为GND02。
然后使用划线指令,在option里面设置线宽。隔离线宽不要设置的太窄,太窄的话不利于不同电源的隔离效果。这里我将隔离线宽设置为30mil:
按下图所示:
绘制分割线,将两种地进行隔离。注意隔离线上是没有任何元素的。所以两种地上的元素(过孔这样的)不能接在隔离线上。
铺铜
在铺铜之前应该先放置route keepin边界,借此限定铺铜的区域。
在setup ->areas ->route keepin选择,然后用shape里的矩形指令画边界,效果如下图所示:
点击edit ->spilt plane ->create,弹出以下窗口,因为这次要在GND02层做分割,所以将layer设置为GND02。
由于存在多个网络需要分配,所以这里就不需要选择唯一的网络了。点击cancel,然后点击确定就好了。
选择其中一块分割出来的铜皮,右键assign net,然后左键点击一个连接的网络。可以看到如下图所示,下方的铜皮与AGND连接,并且连接处为热风焊盘。
另外需要检查下有没有重复的过孔:
如下图所示,不同的铜皮连接了不同的网络,就是分割成功了。
开放原子开发者工作坊旨在鼓励更多人参与开源活动,与志同道合的开发者们相互交流开发经验、分享开发心得、获取前沿技术趋势。工作坊有多种形式的开发者活动,如meetup、训练营等,主打技术交流,干货满满,真诚地邀请各位开发者共同参与!
更多推荐
所有评论(0)