---

门

逻辑门电路简称门电路。逻辑门就是在前一节里面介绍过的，用来进行逻辑运算的电子器件。
分立原件当然也可以搭建一个门电路，但是有亿点原始，所以这里就不介绍了。目前比较流行的还是CMOS门电路。咳，CMOS是互补（Complement）MOS的意思。
除此之外，上一个时代也流行过TTL门电路，也就是三极管构成的门电路。

数字电路的稳定性

数字电路比模拟电路稳定，想一想做模电实验的时候各种花屏的示波器就能感觉到了。而数字电路，容许几十亿上百亿晶体管同时工作。数字电路的稳定性主要有以下两个原因：

• 数字信号存在缓冲区
  
  落在缓冲区里面的电压信号，都会被正确识别为0和1，这样就规避了一定程度的干扰。
• 数字器件是个好人
  数字器件具有两个特征：
  1.可以容许低质量的输入，也就是前面说的存在缓冲区。
  2.能够保证高质量的输出。也就是不计较输入质量怎么样，自己要输出高质量的01.

逻辑

正逻辑：高电平1 低电平0
负逻辑：高电平0 低电平1
对于不同的电路，高低电平的定义也会有不同的范围。

二极管门电路

基本原理

这里应该要回顾一点模电的知识，先做一道题吧：（二极管采用恒压降模型）

试问这个Y应该是多少电压呢？两个二极管共阳极，阴阳两极电势差大的管子优先导通，也就是阴极0V的三极管，导通后Y被钳位至0.7V，此时另一个三极管就无法导通了。这就是基本的原理。

二极管与门

看到这个电路很眼熟了吧。我们这次倒过来分析。如果要Y输出高电平，也就是两个三极管都不允许导通，那么也就是A和B的输入都要高于4.3V，按照之前树立的规矩，AB就输入高电平。因此在这里，AB同时为高电平的时候，Y输出高电平。
如果AB之中有任意一个输入了低电平（0.3V），那么Y就被钳位到1V，输出低电平。这样就构成了逻辑与门。

二极管或门

分析方法也完全一样。如果要Y输出一个高电平，不仅要求AB之中的一个导通，而且还必须用高电平导通。也就是AB之中出现一个高电平时，Y输出高电平。当AB都是低电平，Y输出低电平。

二极管门电路的特性

• 电平有偏移：与门输入两个低电平0.3V，输出虽然是低电平，但偏移到了1V；或门输入两个高电平5V，输出虽然是高电平，但偏移到了4.3V。
• 带负载能力弱：电阻画得多显眼，它拖累带负载的能力就有多强

也正是如此，二极管构成的逻辑电路只用于IC内部

TTL门电路

首先考虑一下电路的基本原理。本质上是两个开关：

前面根据输入的AB产生一个控制信号，控制两个开关之中的一个，将Y接通到高电平或者低电平。这里使用三极管来充当这两个开关。（当然前面产生控制信号的部分也是三极管）
想象一下三极管的输出特性曲线。非常贴近X轴的叫做截止区。I_C很小而U_CE可以很大，几乎相当于CE之间开路，可以用来做断开的开关。非常贴近Y轴的叫做饱和区。U_CE很小但是I_C可以很大，几乎相当于CE之间短路，可以用来做接通的开关。

三极管反相器

首先看这个电路，基本共射放大电路（bushi）
使用模电的知识可以很容易知道A和Y是相反的关系。这里回来插一嘴，模电中，如果A是+那么Y就是-，并不是它真的电位低于0电位，而是说输出的这个交流信号，是-，总体来说，因为还要叠加一个直流信号，Y的电位仍然是正的。数字电路里面出现小于零的电压，可不能处理。
让A输入低电平，0.3V，那么发射结虽然正偏但是不足以开启，整个三极管处于截止状态，I_C很小因此R_C基本不降落电压，输出Y为高电平。
让A输入高电平，5V，那么发射结正偏，用模电设置静态工作点的方法去计算，因为I_C很大所以R_C上面降落很多电压，输出Y为低电平。

这是之前电路的一个改进型。如果输入A是一个稍微质量不那么高的0，比如1V，那么按照原来的电路，仍然足够接通发射结，造成输出错误。所以这里把U_B下拉，使得输入一个稍微高一点的0，也是没问题的。

TTL反相器

原理是这个原理，但是模拟味太浓了。一不小心就会输出到无效区，所以还要进一步改进。

原理分析

首先从需求入手，如果要Y输出高电平，那么T₅管需要截止，T₄管饱和导通，把V_CC接到Y上。如果要Y输出低电平，那么T₅需要饱和导通，T₄、D₂至少要有一个截止。明确输出状态之后，再根据输入研究输出：
强烈建议这里不要把T₁当作一个三极管。所以这个电路还可以这样画：（也就是把集电结和发射结单独使用二极管来表示）

当输入低电平0.3V的时候：T_1e导通，将T₁管基极电位钳位到1V。T₅、T₂、T_1c要全部导通，至少要求T₁管基极电位2.1V，这里只有1V，是无法导通的。甚至连1.4V都没有，说明T₂和T₅同时截止。简化电路，把截止的管子画成开路，则有：

如果基极电流忽略不计，那么Y的电压为5-0.7-0.7=3.6V，是高电平。
当输入高电平3.6V时，T_1e仍然能够导通，因此T₁的基极电位应该是4.3V，根据之前的分析，此时T_1c、T₂、T₅全部导通。全部导通之后，T₁的基极电位就被钳位至2.1V了。通过正确设施电阻阻值，可以让此时T₂处于饱和导通状态。在这里插入一个点，我们默认饱和导通压降为0.3V。因此从GND，经过T₅的发射结，再经过T₂的饱和压降，T₄的基极电位约为1V，不能够同时打开T₄和D₂，所以总的来说，上拉通路是断开的。T₅的集电结没有V_cc电压，那么T₅工作在饱和区，输出Y的电压约为0.3V，是低电平。

电压传输特性

AB：截止区。u_i<0.6V。此时T₂、T₅均截止，T₄导通，R₂上降落电压不计，输出基本稳定。
BC：线性区。0.7V<u_i<1.3V。此时T₂导通、T₅截止，T₄导通，R₂上降落电压正比于T₂发射极电流。随输入电压增高，输出电压线性下降。
CD：转折区。u_i≈1.4V。此时T₂、T₅同时导通，T₄从导通快速切换到截止，输出电平从上拉切换到下拉，迅速由高变低。
DE：饱和区。u_i>1.4V，T₅饱和导通，输出稳定在0.3V。

由此可见电压传输特性并不是方波形状的理想类型。因此还需要补充一下规则，也就是根据实际情况决定到底多少算高，多少算低。
阈值电压（门槛电压）U_TH=1.4V。因为1.4V是转折区的电压值，向上向下，输出电压变化幅度都很大，容易分辨。

输入噪声容限

前面讲过数字电路稳定性这个问题。说数字原件是个好人。这里来具体解释一下。首先是“宽以待人”。在输入的时候，只要比阈值电压高，就认为输入高电平；反之输入低电平。不过看上图的CD段，还是横跨了一小段距离的，直接用1.4V肯定不够精准。
所以这里又引入了开门电平和关门电平。观察输出，发现输出高还是低，主要取决于T₅是否开启。因此以使得T₅开启的输入电压为开门电平（U_on），使得T₅关闭的输入电压为关门电平（U_off）。
中速74系列门电路：U_on=2V； U_off=0.8V
然后是“严于律己”。门电路认为输出2.4V以上才算高电平，输出0.4V以下才算低电平。

如果把两个门电路连起来，前一级的输出做后一级的输入，那么很明显发现还有一个富余量。比如输出0.4V低电平，受到一个0.4V的干扰，但下一级接收到的0.8V依然是低电平。
给各个电压值取了个名字，如图：

输入噪声容限就是U_NL和U_NH中比较大的那一个。

静态输入特性和输出特性

先挂一副图方便对照

输入伏安特性

首先看输入低电平的时候。

• v_I<0：电流主要来自D₁，也就是保护管。
• v_I=0：电流方向：V_cc->R₁->T_1e->A。输入短路电流I_IS=-4.3V/4kΩ=-1mA。（输入短路，T₁基极电位0.7V，R₁压降4.3V）
  因为输入低电平电流跟输入短路电流差不多，所以一般直接用这个值作为输入低电平的电流I_IL。
• v_I>1.4：电流从T_1e流入。相当于二极管的反向电流，很小，不超过40微安。

输出特性

输出高电平：

对于输出点来看，电流流出，所以为-。由于T₄的饱和程度逐渐变高以及R₄上面的压降，总而言之曲线就长这样了。不过由于功率限制，实际高电平电流输出会小于5mA（还会小不少，一般I_OHmax=0.4mA）。这个电流被称为拉电流，写作I_OH

输出低电平：

对于输出节点来看，电流流入。由于基极电位逐渐升高，T₅饱和程度逐渐变低，输出电压线性增高。一般取I_OLmax=16mA。这个电流被称为灌电流，写作I_OL

扇出系数

门电路驱动同类型门的个数

• 当前一级输出高电平时，以拉电流工作，N_OH=I_OH/I_IH
• 当前一级输出低电平时，以灌电流工作，N_OL=I_OL/I_IL
  扇出系数取两个值中比较小的那一个

输入端负载特性

如果我偏不好好输入，给输入端加一个电阻然后接地会怎么样呢？

首先明确电流方向。不管把T₁看作三极管还是看作两个二极管，电流都一定是从V_cc->R₁->R_p->GND的方向。因此根据输入端负载的分压可以写出输入电压的方程，如图右侧。
可知，当R_p很小时，分压也小，因此输入相当于低电平。当R_p大于某一个阈值，是的U_i大于1.4V，此时输入相当于高电平。

• 开门电阻：R_on，一般取2.5K，R_p大于它时U_i为高电平
  输入端悬空相当于R_p无穷大，输入为高电平
• 关门电阻：R_off，一般取1K，R_p小于它时U_i为低电平

注意：

1. U_i不会无限制增高。当其达到1.4V时，T₂T₅导通，使得T₁基极钳位至2.1V，进而U_i钳位至1.4V
2. 虽然输入为高电平，但不可以按照输入伏安特性计算输入电流。因为电流始终是流出的。

动态特性

传输延迟时间

声明：正常情况下，一般以高低电平的平均值定义有效与无效。比如高电平3.6V，低电平0.3V，可以以1.95V为阈值，如果低电平变化超过这个值，认为低电平无效。
为了简化这个问题，我们以开始变化为无效。
输入变化后进入无效区，但是经过一段时间后输出才开始变化进入无效区。这一段延迟时间为t_cd
当输入重新进入有效区，过了一段时间输出才进入有效区。这一段延迟时间为t_pd

功耗

TTL电路主要功耗在静态功耗。但是动态工作是会出现尖峰电流。（也就是T₄和T₅同时处于过渡状态，电源和地之间连通）
（似乎这个不是很重要）

TTL与非门

讲到这里了，那么数电的叠叠乐就可以开始啦！再回顾一下开关与电灯泡。串连关系表示与，并联关系表示或。因此可以很轻松的得到其他类型的门电路啦。

然后就是当头一盆冷水。这里虽然多发射极是并联的关系，但是这里应用的是二极管与门（两个二极管共阳）

TTL或非门

这就是明显的并联关系了。A和B各是一套独立的非门，并联起来，就构成了或非门。

TTL与或非门

看个乐呵吧

扇出系数再回首

一个前一级门电路可以驱动多少个后一级。之前是针对非门，一个门，一个输入，一个输出，就可以规避掉门数和端数这个问题。那么现在再根据与非门、或非门来分析一下扇出系数。
这里都是把输入端短接在一起来处理的。也就是前级输出1，后级所有端都输入1.

与非门

1. 前级输出低电平
   
   后级每个端都输入低电平，所以输出应该为高电平，可以倒推出T₂、T₅截止，也就是图中红叉没有电流。那么根据基尔霍夫电流定律，不管有几个输入端，其电流和一定等于R₁流过电流。也就是输入低电平时后级流出电流计算门的个数
2. 前级输出高电平
   后级每个输入端都输入高电平。那么等效出来每一个二极管都是反偏。反偏的二极管有一份漏电流。也就是输入高电平时后级流入电流计算端的个数

或非门

1. 前级输出低电平
   或非门主体是并联结构。每一个端对应了一个T₁管，因此输入低电平时后级流出电流计算端的个数
2. 前级输出高电平
   同理，输入高电平时后级流入电流计算端的个数

TTL异或门

略微分析一下异或门。
还是从与非门的结构讲起，我们发现异或门其实是把T₂换成了T₆T₇并联。T₆接的部分和与非门完全相同，T₇接的部分和或非门相同，应用摩根定理可以知道这是异或关系。

OC门

OC门是一类门，这里展示的是一个OC与非门。

线与

先看结构，很明显就是把输出管T₅的集电极开路了。这样门电路里面只有下拉部分而没有上拉部分。这样做是为了能够实现线与
所谓线与就是使用并联关系来表达与。

如果使用普通的门电路，可能会出现这种电源和地直接导通的情况。所以需要使用OC门，如图就没有这个问题了。OC门是没有上拉部分的所以需要自己补一个上拉电源和一个上拉电阻（蓝色部分）。

其他用途

除了线与之外，OC门还有这么几个用处：

1. 电平转换
   如果门电路类型不一样，那么对于高低电平的定义也有可能不一样。OC门可以自定义上拉电源V_CC所以可以完成电平转换，自定义高电平的电压值。
2. 驱动负载
   逻辑信号很微弱不能驱动负载，但是OC门上拉部分可以接电源，输出到负载。

R_L的选择

原则：不能太大，不能太小。
当输出高电平的时候，要保证R_L上压降不能太大，输出要保证为高电平，且电流要足以驱动负载。需要计算流过R_L电流的最大值
当输出低电平的时候，要保证电流不过大，保护门电路里的三极管，需要计算流入门电路电流的最大值
OC门不管输出高电平还是输出低电平，电流时钟都是从Y流入的「这里一定要注意，V_CC和R_L已经不是门电路里面的元件的，从这里留下来到Y，是流入的关系」。而输入端不受影响，仍然可以套用TTL反相器的输入特性。

如果换成或非门的话，m‘就也是端数了。至于为什么呢可以回看扇出系数再回首的部分

三态门

TS门（Three state）。正常的门电路只有两种状态，0和1，不管处于哪种状态，都是相当于输出，也就是连接在电路里的。但有时候我们不需要某一个门电路工作，对于分立原件当然可以很方便的加一个开关，断开物理连接就可以了，而对于集成电路，可以使用三态门

稍微分析一下：
当G’=0时，经过反相器得高电平因此D截止，对于与非门，这里输入的一个高电平不影响AB与非的结果
当G’=1时，经过反相器得低电平因此D导通，将D的阳极钳位至低电平，因此T₃、T₄截止。同时由于与非门输入一个低电平，T₂、T₅截止。此时输出F相当于悬空，也就是高阻状态。
高阻状态的门电路，虽然物理上是连接的，但实际上并没有电气连接，就相当于“断开”了。
看三态门的逻辑符号，输入EN’为低电平有效，输入EN就为高电平有效。有效的意思是正常工作，无效表示高阻。
「注意」：高阻不是逻辑状态

LSTTL门电路

TTL门电路有很多不同的系列，首先分74和54，也就是民用和军用。然后又有H、S、LS、AS、ALS等等子系列。使用最多的LS系列，也就是低功耗肖特基系列。
啊现在是CMOS的天下就不介绍了吧。或许哪天有空再补上。

CMOS门电路

再来回顾一下这幅图。之前是用三极管充当这两个开关。那么把三极管换成MOS管可不可以呢？当然可以了。

CMOS反相器

先看电路：

原理分析

PMOS的源极接V_DD，所以当栅极输入一个低电平时满足导通条件，也就是输入低电平，上拉部分导通，输出高电平。
NMOS的源极接地，所以当栅极输入一个高电平时满足导通条件，也就是输入高电平，下拉部分导通，输出低电平。

电压传输特性

实际上输出电路可以等效成这个模型。输出特性曲线非常理想，所以也不分什么段了。可以直接按照理想元器件处理。
这里讲一下U_th的确定。不像TTL电路，由于PN结的导通特性因此定义出阈值电压为1.4V。可以看到，即使两个管子都导通，仍然可能使得输出处于高质量的01范围中。如果以高电平和低电平的1/2处作为分界，那么也就是上拉电阻和下拉电阻阻值相等。也就是要求两个管子导通情况相同。也就是|V_GS1|=|V_GS2|，简单列个式子不难算出U_th=1/2V_DD

电流传输特性

AB、DE段：有一个管子截止，相当于开路，因此输出电流为0
BC、CD段：两个管子同时导通，形成通路。
C点：处于U_th时，两个管子等效电阻相等，总电阻最小，电流最大，形成一个尖峰电流。

输入端噪声容限

1/2V_DD
因为输出质量很高，因此只要比阈值电压稍微偏差一点，就能输出高质量的01了

静态输入输出特性

输入伏安特性

虽然说MOS管栅极开路，但实际应用中，为了保护栅极绝缘层，防止击穿，会外加保护电路。因此输入伏安特性，实际就是保护电路的伏安特性。

保护电路除了保护栅极绝缘层以外，还可以限制栅源电压，加快两个等效电容的充放电，有助于提高工作速度。

输出特性

我们会惊喜的发现输出特性和上拉电源电压有关。以输出低电平为例。此时应该输入一个高电平，假设输入V_DD的话，U_GSN=V_DD根据绝缘栅型场效应管的物理特性，U_GS越大，导电沟道越宽，等效电阻越小，因此分压越少，输出的低电平质量越高。
输出高电平也是一样的道理。

动态特性

传输延迟时间

似乎和TTL电路没有太大的区别。还是t_pd t_cd那些事。不过这里传输延迟时间主要是负载电容充放电引起的。

动态功耗

静态功耗可以忽略不计。
动态功耗分为两个部分，分别是导通功耗和负载功耗
导通功耗是指两个管子同时导通时，产生的尖峰电流对应的功耗。计算方法如下：

不过正常情况下，厂家会以功耗电容C_PD的形式来表示导通功耗，这样以来计算公式变成：

负载功耗就好理解了，门电路的负载我们认为也是门电路。那么就可以等效为输入电容。当然在这里就是负载电容了。计算方法和使用功耗电容计算导通功耗是一样的：

交流噪声容限

跟输入噪声容限有一点点区别，那就是这个噪声容限是局限于交流干扰的。因为输入可以等效成电容，所以对于交流干扰，作用时间越短，容限越大。同时，由于阈值电压和输入噪声容限都与V_DD有关，可知电源电压越高，容限越大。

其他逻辑功能的CMOS门电路

基本思路：串连实验与，并联实现或。确定上拉或下拉的一个部分，另一个部分取反。

CMOS与非门

全1出0，否则出1。下拉部分串连，上拉部分并联。

CMOS或非门

全0出1，否则出0。上拉部分串连，下拉部分并联。

带缓冲级的CMOS门电路

为什么要缓冲级啊。就近原则以或非门为例。
当输出高电平时，需要跨越两个管子，带来2倍等效内阻。但如果输出低电平，有可能两个管子都导通，0.5倍内阻。也有可能导通一个，1倍内阻。
输出电阻、输出特性和输入的情况直接相关，导致输出高低电平的质量参差不齐。这是不行的。
怎么办呢？牢记数字器件是个好人，输入低质量没关系，输出高质量就行。所以用反相器把门电路包起来。

首先介绍一种MOS管的简便画法

与非门：

或非门：

OD门

实际使用的门电路都是有缓冲级的，所以开漏也不需要动里面的东西，只需要把最后输出级的上拉MOS管开路就可以了。

同样存在R_L的选取问题

基本思路甚至计算公式都是和TTL的OC门相同的。唯一的不同点在于，CMOS电路的输入特性来自保护电路，而每一个输入端对应了一个保护电路，因此会产生一份电流。这里就不再区分门或者端了，全部都使用端数计算。

CMOS传输门

结构就是这么个结构。说白了就是一个开关，通过控制端来控制导通和断开。（其实一个管子就够了，但CMOS的精髓就在于PMOS和NMOS成对出现所以还是用了两个）
当C=1,C’=0时，两个管子都导通，传输门导通。
当C=0,C’=1时，两个管子都截止，传输门截止。

双向模拟开关

是传输门的一个用途。传输门导通的时候相当于导线，不止可以传输数字信号，也可以传输模拟信号。（所以传输门并不算严谨的数字器件，因为不具备接收低质量01输出高质量01的能力）

为了简化控制，把C和C’通过反相器，简化成一个输入。对应的依然是C=1,C’=0和C=0,C’=1两种状态。

三态输出门

其实就是一个三态非门：

当EN’=1的时候，根据逻辑运算可以推导出两个MOS管都截止，输出Y相当于悬空高阻。
如果EN’=0，这就回归到一个非门了。有点像之前的传输门，但是它是一个严谨的数字器件，不会输出模拟信号。

CMOS电路的输入端负载特性

虽然写了这么大一个标题但就两句话。
CMOS输入端不允许悬空。
CMOS输入端电流近似为0——接电源或者接地，不管电阻多大都可以认为不降落电压。