提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档


前言

根据电路原理图来创建版图,对其版图连线,进行DRC,LVS,PEX,后仿真

提示:以下是本篇文章正文内容,下面案例可供参考

一、电路原理图

示例:

二 、Layout绘制

1. 由原理图打开layout

在这里插入图片描述
在这里插入图片描述

2. LSW图层简介

在这里插入图片描述

AA 有源层 :源区,沟道区,漏区的合称,有源区以外的都是场氧
NW N阱
DNW 深N阱
SN N型注入
SP P型注入
M1 - M6 金属层
V1 - V2 过孔层:用来连接金属层之间
接触孔:接触孔的目的是将有源区和Poly与金属相连
什么叫N阱 深N阱 N型注入 P型注入
N阱:版图使用p衬底n阱的工艺称为N阱工艺
NMOS 沟道是制作在 P 衬底上,而 PMOS 沟道是要制作在 N 阱上
在这里插入图片描述
N阱的作用

3. 原理图元器件版图的调入

  在原理图中 ---- 按 shift 选择 nmos pmos
在这里插入图片描述
  版图窗口界面 ------- create ---- Pick From Schematic
在这里插入图片描述

  默认选项 hide 单击可以放置
  按快捷键 f 可以显示当前最大
  快捷键 shift + f 可以显示图层 shift + z 缩小
在这里插入图片描述

4. 分解NMOS 与 PMOS 版图

在这里插入图片描述

分解版图
在这里插入图片描述
在这里插入图片描述
分解后可以单击,按q分别显示层的名称
在这里插入图片描述同理可以看PMOS

5. 版图连线

在这里插入图片描述

显示连接关系

option ----- display ---- 勾选 net-----看一下再取消勾选
在这里插入图片描述

金属层 M1 连接管子漏端

先选中M1 ---- 快捷键 P ---- 点击PMOS 的漏端往下拉 ------ 按回车就画完了(图中箭头标错了 应该是左边绿色那个)
在这里插入图片描述
在这里插入图片描述对齐的方法:快捷键 M 拉动
如果选中了还对不齐 则分辨率格点的设置不是很合适修改方法 option — display – x/y snap 我设置为0.005
在这里插入图片描述
连接两个漏端

添加过孔连接栅端

==快捷键 o ==
在这里插入图片描述
在这里插入图片描述
gate没有包裹起来,现在画一个矩形包裹
画矩形操作 选择GT层-----按键盘上 r 对齐拉动
在这里插入图片描述
同样的将下面的栅级连接
先选中-------- 快捷键c复制-------单击放置
在这里插入图片描述

用 M2 连接pmos与nmos的栅

如果直接用金属1层会造成栅级和漏级短路,因为两漏级就是M1连接

方法:打开LSW ------ 选择 M2 ------ 快捷键 p ----添加了金属 2 层

在这里插入图片描述

上面实际上并没有连接,要借用通孔(快捷键 o ) 图层M2-M1来连接
在这里插入图片描述
在这里插入图片描述
k 标尺 shift + k 清除标尺
只看一层图方法
选择M1 点击 LSW 的 NV 回到版图界面按 f
全部版图 点击 LSW 的 AW
在这里插入图片描述

添加 grauding ring M1-SUB

有什么作用 :出于防止闩锁效应或隔绝噪声的考虑
在这里插入图片描述

PMOS 源级 引出 VDD,NMOS源级引出 GND

LSW ----- 选择 M2 -------分别引出 VDD ,GND
再添加过孔 M2 - M1 来连接源级
已经要金属 M2 连接,因为如果M1层的话 源级 和 sub 会短路
在这里插入图片描述
图案拉伸:Select左边显示(F)标识器件完整选择,按下F4,会变成字母P,器件可以部分选中;框选要拉伸、移动的部分(只选中一端则拉伸,全选中则移动)→按s→点击刚刚框选的器件,可以移动

添加lable(注意那个小加号)

在这里插入图片描述
添加VDD GND IN OUT SUB( 注意 版图层次连接)
在这里插入图片描述

三、DRC

DRC验证版图中层之间距离、线宽、过孔距离、过孔大小等与制造工艺相关的内容,一旦版图中有不符合规则的设计,DRC结果中就会显示出违反规则的具体内容,双击结果可以直接在版图中高亮出违反规则的区域。
简单来说: 检查版图是否复合规则

在这里插入图片描述
在这里插入图片描述
查看错误项
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
为什么要被SN,SP包括
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
老师说金属密度在后期总图处理,可以先忽略,这里全都是金属密度的错误
DRC认为全都通过了

三、LVS

检查版图设计和电路设计是否一致:元器件,端口,连线
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
这里出现了一个错误 就是lable没有正确放在对于金属层上会出现错误

  1. unattached label/port (label的“+"没有放到金属上)
    This error is because you don’t put your label on the metal, you should make the "+“ on the metal you want to label.

四、PEX提取版图的寄生参数

寄生参数包括 :寄生电阻,寄生电容,寄生耦合电容参数
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
OK 就可以了

五、后仿真

打开testbench
在这里插入图片描述
打开ADE窗口
在这里插入图片描述
在这里插入图片描述
后仿真第一个方法
在这里插入图片描述
在这里插入图片描述
run
再查看直流管子参数和瞬态波形

第二种方法
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
再打开ADE 进行后仿真就可以了
== 前仿真后仿真的切换 ==

修改配置文件
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
再来运行仿真就是仿真的结果了

好啦完结咯,有一些细节没有写,可以去b站看老师视频

Logo

开放原子开发者工作坊旨在鼓励更多人参与开源活动,与志同道合的开发者们相互交流开发经验、分享开发心得、获取前沿技术趋势。工作坊有多种形式的开发者活动,如meetup、训练营等,主打技术交流,干货满满,真诚地邀请各位开发者共同参与!

更多推荐